Architecture des ordinateurs

La carte d’Altera UP2 contient deux circuits programmables soit un CPLD et un FPGA. Un CPLD conserve sa programmation quand on enlève l’alimentation, par contre il y a une limite sur le nombre de fois que l’on peut le programmer. De plus il est de petite taille, soit de 128 cellules macro, l’équivalent de 2500 portes logiques. Le FPGA perd sa programmation quand on enlève l’alimentation mais on peut le programmer autant de fois qu’on le désire et elle contient 14 fois plus de portes, soit environ 70,000 portes logiques. On va utiliser le FPGA dans le cadre de ce cours ainsi que le logiciel Quartus II d’Altera qui va nous permettre de télécharger la programmation des circuits sur la carte. Le logiciel Quartus II permet la programmation sous forme graphique ou sous forme de description HDL. Dans le cadre de ce cours seul l’aspect de programmation graphique est abordé, des éléments de base du langage VHDL seront fournit si nécessaire pour la réalisation de certains travaux pratiques.Avant la fin de la séance, vous devrez remettre un journal de bord. Vous pouvez, si vous le souhaitez, apporter des précisions, des contributions au présent document. Vous devrez compléter tout le travail demandé dans les parties de ce laboratoire et tirer vos propres conclusions des résultats.

Cette documentation a été produite afin de permettre à des étudiants de l’UQO de faire la synthèse de circuits numériques dans le cadre des travaux pratiques et de projets qu’ils doivent réaliser durant leur formation. Il va de soit, si l’étudiant désire concrètement réaliser les exercices proposés, qu’une bonne connaissance des circuits logiques est requise pour aborder ce tutorial. La disposition d’un environnement de conception de circuits digitaux est aussi souhaitable. Enfin, les notions de vérification et de simulation sont abondamment utilisées. Une bonne connaissance de ces notions est donc requise. Ce tutorial utilisera la carte UP2 d’Altera alors il est nécessaire d’avoir au moins eu une introduction à cette dernière avant de procéder la présentation de la plate-forme de développement UP2 (9,15 Mo). La description technique de la carte est disponible dans le fichier : upds.Un compilateur pour compiler le(s) unité(s) de conception. Un simulateur qui permet de simuler l’action de votre code à l’intérieur de la carte (puce) cible en lui fournissant des stimuli externes et des horloges, etc. Un éditeur de forme d’ondes pour créer les fichiers de stimuli nécessaires à la simulation. Un programmeur pour télécharger votre code compilé sur la carte cible. Un afficheur de hiérarchie pour visualiser les modules de votre projet hiérarchiquement. Un éditeur graphique pour le développement par schémas.

Un éditeur texte pour l’entrée de VHDL, Verilog, etc. Un éditeur de symbole pour la création de symboles personnifiés. Nous allons maintenant voir comment utiliser ces outils dans la conception d’un projet en utilisant l’apparence de Quartus.Un compilateur pour compiler le(s) unité(s) de conception. Un simulateur qui permet de simuler l’action de votre code à l’intérieur de la carte (puce) cible en lui fournissant des stimuli externes et des horloges, etc. Un éditeur de forme d’ondes pour créer les fichiers de stimuli nécessaires à la simulation. Un programmeur pour télécharger votre code compilé sur la carte cible. Un afficheur de hiérarchie pour visualiser les modules de votre projet hiérarchiquement. Un éditeur graphique pour le développement par schémas. Un éditeur texte pour l’entrée de VHDL, Verilog, etc. Un éditeur de symbole pour la création de symboles personnifiés. Nous allons maintenant voir comment utiliser ces outils dans la conception d’un projet en utilisant l’apparence de Quartus.Vous verrez maintenant une nouvelle fenêtre avec un fond en pointillé.

Ce grillage sert à placer les composantes. Les outils de dessin se trouvent à gauche de la fenêtre de QuartusII. Sauvegarder le fichier sous le nom porteEt.bdf. Maintenant vous devez dire à QuartusII que ce fichier deviendra le fichier de plus haut niveau pour la compilation commence par celui-ci. Cliquer sur Project – Set as Top-Level Entity dans le menu. Double-cliquer sur le fond de la fenêtre de porteEt.bdf.Vous verrez apparaître une fenêtre vous offrant, en haut à gauche, les symboles de votre projet sous Project et quelques centaines de symboles prédéfinis sous c:/altera/quartus50/libraries. Chercher dans c:/altera/quartus50/libraries/primitives/logic et sélectionner le and2. Cliquer sur OK. Vous verrez alors la silhouette du symbole se promener avec votre curseur de souris. Cliquer sur le fond de porteEt.bdf. Une instance de la porte ET sera placée à cet endroit. Si vous n’avez pas décoché Repeat-insert mode dans la fenêtre de sélection de symboles, appuyez sur Esc pour sortir du mode placement multiple.