Etat de l’art des architectures récentes récepteurs SDR et de ses principaux composants

Devant les contraintes de plus en plus sévères des nouveaux services et standards, les terminaux radio mobile doivent afficher des performances élevées. En effet, pour conquérir le marché, un terminal doit être flexible afin de s’adapter à plusieurs standards (27), intégrable afin d’avoir un moindre coût (28; 29) et une faible consommation (30; 31) dans un contexte mobile. Les récepteurs radio ont progressé grâce à l’évolution technologique rendant possible à chaque fois l’exploration d’une nouvelle architecture de récepteur plus adéquate aux conditions requises par la radio logicielle restreinte (SDR, Software Defined Radio) (10; 32; 12; 11) Cette évolution considère trois volets : technologique, conception au niveau circuit et architecture système. Ainsi, plusieurs approches ont été utilisées pour le traitement en temps continu ou en temps discret du signal radio avant sa numérisation. C’est dans ce contexte de réception radio multistandard que se situe notre problématique qui consiste à explorer l’apport de l’échantillonnage aléatoire (RS, Random Sampling) pour l’amélioration des performances du récepteur SDR. La théorie de l’échantillonnage aléatoire consiste à proposer des techniques de traitement du signal basées sur des instants espacés irrégulièrement dans le temps. En présence du caractère non uniforme, les théories d’échantillonnage introduites par Shannon (33) ne sont plus applicables.

Ce chapitre introduit la problématique de nos travaux de recherche. Il présente, en première section, les architectures récentes pour la SDR incluant les architectures à mélangeurs et les architectures à échantillonnage. Cette partie inclut aussi un état de l’art des circuits de l’étage RF (RF, Radio Fréquence) du récepteur ainsi que les contraintes de la réception multistandard. La deuxième section s’intéresse à la discussion sur le rôle et les limitations des composants de l’étage en bande de base à travers une revue de l’état de l’art. A travers cette étude, nous concluons que l’échantillonnage présente une étape très importante pour le reste du traitement du canal radio. Il influe directement sur les contraintes appliquées aux composants du récepteur. La dernière section de ce chapitre est consacrée à la présentation du RS. Cette partie inclut la présentation de la théorie RS et les conditions de la suppression du repliement Dans le cadre de nos travaux, l’étude des architectures récentes de récepteurs radio est basé sur deux facteurs : la reconfigurabilité et l’intégrabilité. Le fondement de ces architectures a pour but de minimiser le nombre de composants discrets et de concevoir, ainsi, la totalité du récepteur en un circuit intégré implémenté en une technologie à faible coût. Nous pouvons définir deux classes d’architectures de récepteurs SDR à savoir les architectures à transposition de fréquences par des mélangeurs et les architectures à sous-échantillonnage.

Dans la littérature, la grande majorité des architectures récentes de récepteurs SDR proposent l’architecture à conversion directe de fréquence, homodyne, ou l’architecture à transposition vers une faible fréquence intermédiaire, low-IF (low Intermediate Frequency) (32; 34; 35; 36; 37). Ces deux architectures assurent un haut degré d’intégrabilité et une moindre consommation de puissance. Toutefois, ces deux architectures présentent des faiblesses face au traitement des signaux appartenant à des standards à largeur de bande et dynamique hétérogènes. Du fait d’opérer à une fréquence RF, l’architecture homodyne, aussi appelée architecture zéro-IF (zero Intermediate Frequency), présente une forte disparité entre les voies I et Q du récepteur dégradant ainsi l’EVM (EVM, Error Vector Magnitude). Aussi, une tension continue variable (DC-offset), causée par des fuites provenant de l’oscillateur local et de l’amplificateur à faible bruit (LNA, Low Noise Amplifier) suivi d’un auto-mélange, peut dégrader le rapport signal à bruit (SNR, Signal to Noise Ratio) d’un signal à bande étroite. Également, en implémentant une telle architecture en technologie CMOS, le flicker noise ou bruit en 1⁄ » illustré par la Figure