FeRAM : la nouvelle mémoire universelle ?

Le marché des mémoires non volatiles est très lucratif pour l’industrie de la microélectronique. Cependant, les mémoires Flash ou EEPROM, aujourd’hui vendues en masse, commencent à montrer leurs limites physiques en terme de réduction de taille. Ainsi, depuis quelques années, les grands groupes industriels se sont lancés à la recherche d’une mémoire dite “universelle” qui associerait non volatilité de l’information stockée, faible consommation d’énergie, faibles temps d’accès en écriture/lecture, miniaturisation croissante des technologies silicium (loi de Moore) et bien sûr faible coût de production. Deux grandes orientations ont été prises pour développer des mémoires innovantes : la première vise, sur la base de la technologie silicium standard, à développer de nouveaux concepts de mémoires non volatiles (mémoires à nanocristaux, SONOS…). La seconde approche, radicalement opposée, vise à intégrer dans des composants microélectroniques, des matériaux fonctionnels. Cette approche est risquée de part les complications qu’elle engendre dans une ligne de production industrielle (contamination par des matériaux “exotiques”, nouvelles étapes de gravure, température de recuit élevée…) mais n’en reste pas moins prometteuse dans les possibilités qu’elle offre. Dans ce cadre, trois grands types de mémoires ont vu le jour : la FeRAM ou mémoire ferroélectrique basée sur la propriété d’un matériau 1-1, la mémoire FeRAM est la plus avancée sur le plan technologique mais, à l’instar de ses concurrentes, ne peut être considérée aujourd’hui comme la future mémoire “universelle”.

1-1 présente une coupe d’une cellule mémoire FeRAM dans sa configuration la plus simple, comprenant un condensateur ferroélectrique commandé par un transistor MOS (structure 1T/1C). Il existe cependant d’autres types d’architecture de mémoire pour lesquelles le nombre de condensateur et de transistor peut varier (Figure condensateurs) très fiable mais très encombrante. La tendance actuelle est donc de passer à une architecture 1T/1C (Sheikholeslami, 2002) permettant de réduire de 60% la dimension de la cellule. Dans tout les cas de figure, le contrôle de la tension aux bornes du condensateur est assuré par trois lignes conductrices appelées « Word Line », « Bit line » et « Plate line ». Il est important de noter que la donnée binaire (0 ou 1) est stockée dans le condensateur ferroélectrique (FeCAP). Sa capacité à retenir l’information est donc l’un des principaux paramètres à optimiser pour assurer la fiabilité de la mémoire. son état de polarisation renversé sous l’effet d’un champ électrique externe. Pour ce faire, il est subdivisé en régions de polarisations indépendantes (les “domaines ferroélectriques”) dont l’arrangement évolue avec la tension. Cette dernière, appliquée aux bornes du matériau 1-3, les points A et D du cycle d’hystérésis correspondent aux deux états de polarisation à champ électrique nul. Ces deux états de “polarisation rémanente” confèrent à la mémoire son caractère non volatile. Ainsi, les états logiques « 0 » et « 1 » du codage binaire correspondent respectivement aux deux états de polarisation rémanente Pr+ et Pr–. D’autre part, les points B et E correspondent aux deux états de polarisation nulle (champs coercitifs Ec+ et Ec-). Enfin les points C et F sont associés aux deux états de polarisation à saturation Pmax.

Pour écrire l’état logique “0”, quel que soit l’état initial du matériau ferroélectrique, il suffit d’appliquer un champ électrique positif supérieur au champ coercitif Ec+ (point B de la Figure 1-3) permet de fixer la polarisation dans l’état rémanent négatif et ainsi d’inscrire un “1”. Une fois ces informations inscrites, il est nécessaire de pouvoir les lire de manière fiable et rapide. Cette étape s’effectue grâce à l’application d’un champ électrique supérieur au champ coercitif Ec+ et ce quel que soit l’état logique initial : 1-4. Il est important de souligner que le signe de la polarisation n’est pas modifié au cours de l’étape de lecture : c’est la polarisation de “non-switching” : “Pnsw”. Le courant électrique généré par le flux de charges associé à la polarisation de non switching est appelé “j0”.