Télécharger le fichier original (Mémoire de fin d’études)

Introduction générale

Pour de très nombreuses applications, la tendance est à l’électrification des systèmes. Les domaines les plus concernés sont ceux des transports, avec le passage à la traction électrique pour l’automobile et l’ambition de « l’avion tout électrique » pour l’aéronautique (Figure 1). Les convertisseurs de puissance ont un rôle central à jouer : ils servent à la gestion de l’énergie en amont des actionneurs et des motorisations, ils sont également aux interfaces des systèmes de génération (générateurs, piles à combustible…) et de stockage d’énergie (batteries, supercondensateurs…). Les industries qui utilisent ces convertisseurs exigent des dispositifs peu coûteux, très compacts, à fort rendement énergétique et tout cela avec une fiabilité maîtrisée.
Figure 1 : Solar Impulse, avion 100 % électrique [www.solarimpulse.com]
Actuellement, le module de puissance standard hybride 2D est la technologie de référence qui domine le marché de la moyenne et de la forte puissance. Ce dernier se présente sous la forme d’un boitier à multi-puces discrètes. Les puces sont reportées par leur face arrière et partagent le même substrat isolant qui intègre les pistes conductrices. Le substrat est fixé sur une semelle qui assure le maintien mécanique de l’assemblage et le transfert thermique vers le refroidisseur. Les puces à semi-conducteur sont reliées entre elles par des faisceaux de wire-bonding (câblage par fils) pour former des cellules de commutation.
Le rôle de l’interrupteur de puissance est de fonctionner sur deux états statiques : à l’état passant, il doit faire transiter la plus grande densité de courant avec un minimum de chute de tension (soit un Ron.S minimum), et à l’état bloqué, il doit supporter la tension à ses bornes avec un minimum de courant de fuite. Sur ces deux états de fonctionnement, le composant de puissance génère des pertes de puissance qui se traduisent par un échauffement de la puce et une diminution du rendement du convertisseur. Entre ces deux états de fonctionnements statiques, le composant de puissance est dans un régime transitoire de commutation où il est également le siège de pertes de puissance. L’ensemble des calories doit être évacué pour maintenir la puce à une température de jonction nominale et éviter son emballement thermique. La commutation est également une source de perturbation électromagnétique rayonnée et conduite que l’on retrouve dans le circuit de conversion, dans la charge et dans les drivers. Cette perturbation sera d’autant plus maîtrisée que le circuit sera compact et intégré.
La technologie d’interconnexion wire-bonding présente une grande maturité technologique et ses modes de défaillances sont bien connus aujourd’hui. Toutefois, cette technologie est un facteur limitant en termes de performances électrique et thermomécanique, d’intégrabilité tridimensionnelle et de productivité. Les fils introduisent dans la maille de commutation des inductances parasites, qui génèrent des surtensions pouvant mener à la défaillance du composant. Ils conduisent ainsi à devoir introduire une marge conséquente en tension, ce qui réduit la puissance maximale à traiter. La problématique s’intensifie avec les nouvelles applications fonctionnant à des fréquences de découpage plus élevées. Il faut alors développer de nouvelles technologies spécifiques d’interconnexion pour aller vers une miniaturisation et une réduction des éléments parasites. Le cas idéal serait de supprimer les interconnexions et les soudures, et de réduire les dimensions des circuits afin de tirer au maximum profit des performances des puces semi-conducteur. Au niveau de la gestion thermique, la technologie filaire ne permet le refroidissement de la puce que par sa face arrière. Les fils interconnectés en face avant subissent alors des cyclages thermiques répétés qui impactent leur fiabilité mécanique.
Jusqu’à présent, les efforts d’amélioration de cette technologie hybride ont été menés de manières distinctes, soit au niveau de la puce seule, soit au niveau du packaging seul. Au niveau de la puce, les efforts ont porté sur l’augmentation des tensions blocables et du calibre en courant, sur la réduction des pertes à la commutation, sur l’amélioration des aires de sécurité et sur une plus grande simplicité de commande. Au niveau du packaging, les efforts se sont concentrés sur la miniaturisation des interconnexions et des éléments parasites, sur la fiabilité des assemblages et sur la gestion thermique.
L’intégration du convertisseur sur puce monolithique, de manière totale ou partielle, permettrait de solutionner simultanément plusieurs problématiques liées à l’intégration hybride. Pour les applications de faible puissance, il existe des circuits intégrés de puissance qui intègrent sur une même puce les parties de commande, de contrôle et de traitement de signal. Ces circuits peuvent être vu comme un prolongement des circuits de traitement de signal, avec l’intégration d’une partie puissance. Nous pouvons citer comme exemple les technologies Smart Power ou encore HVIC (High Voltage Integrated Circuit). Dans ces technologies, l’intégration de la partie puissance se limite en général à un composant vertical ou à plusieurs composants latéraux. Ces derniers ont l’avantage de présenter toutes leurs électrodes sur la même face, ce qui les rend plus facilement intégrables. Les composants intégrés sont de technologie unipolaire comme le DMOS (LDMOS, VDMOS up-drain). Pour les applications de plus fortes puissances, les composants verticaux et à conduction bipolaire sont indispensables (IGBT, Thyristor). Ces derniers présentent de plus forts calibres en courant et en tension. Lorsque l’on intègre plusieurs composants à structure verticale au sein d’une puce, ces derniers partagent leur région de drift, ce qui rend leur isolation électrique entre interrupteur difficile. Les techniques d’isolation utilisées en basse tension ne sont pas adaptables à l’intégration monolithique de ces composants verticaux. Cette particularité constitue un verrou scientifique et technologique à lever.
Ce verrou pourrait être levé au moyen de la technologie d’intégration monolithique fonctionnelle. Ce mode d’intégration, basé sur la technologie de réalisation du composant de puissance vertical, est utilisé au LAAS depuis de nombreuses années par l’équipe ISGE (Intégration des Systèmes et Gestion de l’Energie). Cette équipe de recherche a développé une filière de puissance « flexible », en s’appuyant sur la centrale de microfabrication du LAAS. Depuis maintenant près d’une vingtaine d’années, l’équipe CS (Convertisseurs Statiques) du LAPLACE travaille avec l’équipe ISGE sur l’intégration de fonctions de puissance. Cette collaboration a débuté avec la thèse de Marie-Breil en 1997 sur l’étude de l’association MOS-Thyristor auto-amorçable et blocable, donnant lieu au premier thyristor-dual monolithique. La collaboration s’est poursuivie avec la thèse de Florence Capy en 2009 sur le développement d’un thyristor dual-disjoncteur. Ce dernier est un interrupteur monolithique réversible en courant à auto-commutation permettant de réaliser des structures très originales et très épurées, comme un pont de diodes naturellement réversible sans aucune commande externe et sans alimentation auxiliaire externe. Le dernier objectif visé dans le cadre de cette collaboration est l’intégration monolithique de cellules de commutation sur puces silicium. Le travail a débuté avec un dépôt de brevet en 2011, sur un concept d’intégration bi-puce/mono-puce du convertisseur de puissance multi-phase. Ensuite, l’approche proposée dans ce brevet a été étudiée dans le cadre de la thèse d’Abdelilah El Khadiry, soutenue en 2014. Ce dernier a mené une étude par simulations sur la conception des puces monolithiques, a travaillé sur des techniques de report et d’assemblage de puces, et a réalisé en salle blanche une partie des puces monolithiques de l’approche « bi-puce ». Les réalisations technologiques s’appuient sur les plateformes technologiques du LAAS et de 3DPHI (3D Power hybrid Integration).
Les travaux de thèse présentés dans ce manuscrit ont été menés dans le cadre du projet ANR JC ConvPlus (2013-2017), porté par Abdelhakim Bourennane du LAAS en partenariat avec Frédéric Richardeau du LAPLACE. Ils s’inscrivent dans la continuité des travaux portant sur la thématique de l’intégration mixte monolithique/hybride du convertisseur de puissance multi-phase. De nouvelles approches et de nouvelles structures de cellules de commutation seront présentées dans le cadre de cette thématique.

Table des matières

Introduction générale
Chapitre 1 : L’intégration de fonctions de conversion de puissance
1. INTRODUCTION
2. CONTEXTE DE L’INTÉGRATION EN ÉLECTRONIQUE DE PUISSANCE
2.1. Le rôle du convertisseur statique de puissance
2.2. L’intégration en électronique de puissance
2.2.1. L’intégration monolithique
2.2.1.a. Les circuits intégrés de puissance
2.2.1.b. L’intégration fonctionnelle
2.2.2. L’intégration hybride
2.3. Bilan
3. TECHNOLOGIES D’INTÉGRATION DU CONVERTISSEUR STATIQUE DE PUISSANCE
3.1. La technologie standard hybride 2D
3.2. Limitations de la technologie d’assemblage hybride 2D
3.2.1. Limitations électriques
3.2.2. Limitations thermiques
3.2.3. Limitations mécaniques
3.3. Bilan sur le packaging hybride 2D
3.4. Évolution des technologies d’intégration des convertisseurs de puissance
3.4.1. L’intégration hybride
3.4.2. L’intégration monolithique
3.5. Bilan sur ces différentes technologies d’intégration
4. INTÉGRATION COUPLEE COMPOSANT‐PACKAGING DU CONVERTISSEUR STATIQUE
DE PUISSANCE
4.1. Objectif des travaux de thèse
4.2. Les différentes approches d’intégration de convertisseurs étudiées
5. CONCLUSION DU CHAPITRE 1
6. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 2 : Étude d’une structure RC‐IGBT‐thyristor bidirectionnelle en courant
1. INTRODUCTION
2. LA STRUCTURE RC‐IGBT CLASSIQUE
2.1. Évolution de l’IGBT au RC‐IGBT
2.2. Présentation de la structure RC‐IGBT classique
2.3. Principe de fonctionnement du RC‐IGBT classique
2.3.1. État passant direct : mode IGBT
2.3.2. État passant inverse : mode diode
2.4. État de l’art du RC‐IGBT
3. LA STRUCTURE RC‐IGBT‐THYRISTOR
3.1. Présentation de l’architecture du RC‐IGBT‐thyristor
3.2. Principe de fonctionnement du RC‐IGBT‐thyristor
3.2.1. État passant direct : mode IGBT
3.2.2. État passant inverse : mode thyristor
4. SIMULATIONS 2D DU RC‐IGBT THYRISTOR
4.1. Présentation de l’outil de simulation Synopsys SentaurusTM TCAD
4.2. Paramètres physiques et géométriques des structures simulées
4.3. Caractéristiques statiques du RC‐IGBT‐thyristor
4.4. Caractéristiques dynamiques du RC‐IGBT‐thyristor
5. CONCLUSION DU CHAPITRE 2
6. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 3 : Approches d’intégrations mixtes monolithique/hybride de convertisseurs – puces multi‐pôles et assemblages
1. INTRODUCTION
2. RAPPELS SUR L’APPROCHE BI‐PUCE/MONOPUCE – PUCES MULTI‐PÔLES ET
ASSEMBLAGES
2.1. Introduction
2.2. Présentation des approches bi‐puce et mono‐puce classiques
2.3. Assemblage prototype et caractérisations électriques
2.4. Bilan
3. APPROCHE TRI‐PUCE – PUCES MULTI‐PÔLES ET ASSEMBLAGE
3.1. Introduction
3.2. Présentation de l’approche tri‐puce
3.3. Validation du fonctionnement des puces multi‐pôles par simulations physiques
3.3.1. Puce à anode commune high‐side
3.3.2. Puce multi‐IGBT low‐side
3.3.3. Puce multi‐diode low‐side
3.3.4. Association des puces multi‐pôles dans une application onduleur de tension
3.4. Bilan
4. APPROCHE BI‐PUCE A SUBSTRATS COMPLÉMENTAIRES N et P – PUCES MULTIPÔLES
ET ASSEMBLAGES
4.1. Introduction
4.2. Présentation de l’approche bi‐puce à substrats complémentaires N et P
4.2.1. Configuration 1 : structures N–high‐side et P–low‐side en commande mono‐driver
4.2.2. Configuration 2 : structures P–high‐side et N–low‐side en commande dual‐driver
4.3. Simulations physiques 2D SentaurusTM
4.3.1. Comparaison des performances de structures IGBT complémentaires N et P
4.3.1.a. Caractéristiques statiques : VBR, Vth et Von
4.3.1.b. Caractéristiques dynamiques – circuit gate‐charge
4.3.2. Validation du fonctionnement des puces
4.3.2.a. Puce à anode commune high‐side sur substrat P
4.3.2.b. Puce à cathode commune low‐side sur substrat P
4.3.2.c. Association des puces multi‐pôles complémentaires pour réaliser les deux configurations de convertisseurs (N‐P et P‐N)
4.3.3. Étude de la commande mono‐driver sur un bras d’onduleur
4.3.3.a. Commande sans résistance de grille (attaque en tension)
4.3.3.b. Commande avec résistance de grille unique
4.3.3.c. Commande avec résistances de grille dissociées
4.3.3.d. Commande à 3 niveaux de tension
4.4. Bilan
5. APPROCHE À CELLULES ASYMÉTRIQUES – PUCES MULTI‐POLES ET ASSEMBLAGES
5.1. Introduction
5.2. Présentation de l’approche à cellules asymétriques
5.2.1. Cellules élémentaires asymétriques et complémentaires N et P
5.2.2. Prolongement de l’approche sous différentes variantes
5.3. Validation du fonctionnement des puces par simulations physiques 2D
5.3.1. Cellule monolithique élémentaire de type boost
5.3.2. Cellule monolithique élémentaire de type buck
5.3.3. Association des deux cellules élémentaires dans un bras d’onduleur complet
5.4. Bilan
6. CONCLUSION DU CHAPITRE 3
7. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 4 : Réalisation technologique des puces multi‐pôles sur Silicium
1. INTRODUCTION
2. FILIÈRE TECHNOLOGIQUE DE PUISSANCE
3. RÉALISATION ET CARACTÉRISATION DES PUCES RC‐IGBT ET À ANODE COMMUNE
3.1. Réalisation technologique des puces
3.2. Caractérisations électriques
4. RÉALISATION DU MUR P+
4.1. Description du procédé technologique
4.2. Les étapes technologiques
4.2.1. La gravure des tranchées profondes
4.2.2. Le remplissage avec du polysilicium dopé bore
4.2.3. La gravure pleine plaque du polysilicium sur les deux faces
4.2.4. L’étape de redistribution du polysilicium dopé bore
5. CONCEPTION ET RÉALISATION DES PUCES À CATHODE COMMUNE ET MONO‐PUCE
5.1. Conception des masques
5.2. Réalisation technologique des puces
5.2.1. Le mur P+ traversant
5.2.2. Les implantations ioniques
5.2.3. Passivation et contacts électriques
6. CONCLUSION DU CHAPITRE 4
7. RÉFÉRENCES BIBLIOGRAPHIQUES
Chapitre 5 : Réalisation de convertisseurs prototypes et caractérisations électriques
1. INTRODUCTION
2. ÉTUDE 1 : CONCEPT DE LA MAILLE ORTHOGONALE MONO‐FAISCEAU – APPROCHES
D’INTEGRATION BI‐PUCE ET TRI‐PUCE
2.1. Deux familles de cartes PCB prototypes
2.1.1. Assemblages avec maille orthogonale (versions a, b et c)
2.1.2. Assemblage avec maille planaire 2D classique (version de référence)
2.2. Éléments de technologie d’assemblage
2.2.1. Assemblage PCB proposé avec une interconnexion filaire 2D
2.2.2. Assemblage PCB proposé avec une interconnexion par clip Cu
2.3. Caractérisations électriques fonctionnelles des convertisseurs PCB prototypes en mode onduleur
2.3.1. Assemblage avec maille planaire
2.3.2. Assemblages avec maille orthogonale
2.4. Évaluation des performances électriques de la maille orthogonale par 3 méthodes
2.4.1. Mesure fréquentielle de la maille à l’analyseur d’impédance.
2.4.2. Simulations physiques 3D Comsol
2.4.3. Caractérisations temporelles « double‐pulse » avec composants rapides du commerce
2.4.3.a. Assemblage avec maille planaire
2.4.3.b. Assemblages avec maille orthogonale
2.5. Bilan
3. ÉTUDE 2 : COMMANDE MONO‐DRIVER À 3 NIVEAUX POUR BRAS D’ONDULEUR
COMPLÉMENTAIRE N‐P
3.1. Introduction
3.2. Présentation du convertisseur
3.3. Résultats expérimentaux
3.4. Bilan
4. CONCLUSION DU CHAPITRE 5
5. RÉFÉRENCES BIBLIOGRAPHIQUES
Conclusion générale

Télécharger le rapport complet