Jonctions ultra-minces p+/n pour MOS ”ultimes étude de l’impact des défauts sur la mobilité et l’activation du bore

La miniaturisation des composants

En 1969 était conçu le premier microprocesseur, « l’INTEL 4004 » par Marcian Hoff et Federico Faggin. Quatre ans auparavant, Gordon Moore, un des trois fondateurs de la société INTEL® présentait dans « Electronics Magazine » ce que l’on appelle la première loi de Moore [1]. Constatant que la « complexité des semi-conducteurs proposés en entrée de gamme doublait tous les ans à coût constant depuis 1959 » date de leur invention, il postula la poursuite de cette croissance. Il réévalua sa première hypothèse en 1975 [2] en modifiant la période d’évolution de 12 à 18 mois. Figure 1 : Croissance du nombre de transistors dans les microprocesseurs Intel suivant la loi de Moore. On peut noter la justesse de la seconde loi de Moore ajustée en 1975. On observe sur la Figure 1 la pertinence de ses prédictions : la deuxième loi de Moore s’avère valide depuis maintenant quarante ans, en réalité, sa date d’expiration est repoussée au fur et à mesure que les limites physiques et technologiques sont franchies. Par exemple, depuis 2004, des difficultés de dissipation thermique empêchent une montée en fréquence en dépit de la taille plus faible des composants. Cet obstacle est pour le moment contourné grâce au doublement du nombre de processeurs sur une puce, la fréquence restant pour sa part inchangée, il s’agit des technologies dites « double cœur ». Cependant, selon Gordon Moore luimême, sa loi ne sera plus applicable d’ici dix à quinze ans (entretien du 18/09/2007 à la « National Public Radio »), la miniaturisation a ses limites et des effets de bruits parasites (effets quantiques) apparaitront. Ainsi depuis quarante ans, on assiste à une course à la réduction des dimensions des composants pour accroitre les performances. Si l’on s’arrête sur le cas du transistor MOS, le dispositif le plus répandu dans la production actuelle de composants semi-conducteurs, sa miniaturisation est guidée par un jeu simple de règles de réduction d’échelle. En 1974, Robert H. Dennard évoque une théorie de réduction d’échelle   reposant sur un même facteur κ qui permet de passer d’une génération à une autre tout en conservant le champ électrique constant. La réduction des dimensions du dispositif (longueur de grille LG, largeur de zone active W, épaisseur d’oxyde de grille Tox et profondeur de jonction Xj représentées sur la Figure 2) par ce facteur κ est accompagnée d’une réduction de la tension d’alimentation et une augmentation de la concentration de dopants dans le canal par ce même facteur κ. Figure 2 : Schéma de principe d’un transistor MOSFET, la figure de gauche représente une coupe en trois dimensions, et celle de droite une vue de dessus simplifiée. Les dimensions caractéristiques de ce dispositif sont mentionnées à savoir longueur de grille LG, largeur de zone active W, épaisseur d’oxyde de grille Tox et profondeur de jonction Xj.  Le premier microprocesseur commercialisé par INTEL® était constitué de 2300 transistors MOS de 10µm de longueur de grille et fonctionnait à une fréquence d’horloge de 108kHz. Depuis, le nombre de transistor par processeur a été multiplié par 60.000 avec aujourd’hui 140 millions de transistors de 45nm de longueur de grille avec une fréquence d’horloge supérieure à 4GHz. Les valeurs requises pour les dimensions des dispositifs sont publiées et mise à jour régulièrement par un consortium international d’entreprises qui met à disposition des fabricants une feuille de route des besoins et des défis auxquels sera confrontée l’industrie des semi-conducteurs au cours des quinze prochaines années : l’ITRS (International Technology Roadmap for Semiconductors).

Le transistor MOS

Principe de fonctionnement

 Le fonctionnement du transistor à effet de champ (MOSFET) repose, comme son nom l’indique, sur l’action d’un champ électrique vertical. Deux réservoirs de charge (la source et le drain) sont séparés par une zone semi-conductrice appelée canal de conduction : le champ électrique régi par une électrode de commande appelée grille, à travers une couche isolante constituée par le diélectrique de grille, va moduler localement la concentration de porteurs à l’intérieur du canal. Figure 3 : Schéma d’un transistor MOSFET submicronique, on distingue les deux réservoirs de charge : la source et le drain, ainsi que l’électrode de commande : la grille. Les extensions des ces deux réservoirs, qui constituent les jonctions ultraminces, sont les plus petits éléments du dispositif. En mode saturé, le fonctionnement de l’électrode de grille s’apparente à un interrupteur contrôlant le passage de l’état passant (interrupteur fermé, les porteurs peuvent passer d’un réservoir à l’autre) à l’état bloquant (interrupteur ouvert, les porteurs ne peuvent pas traverser de la source au drain). On parvient à l’état passant lorsqu’une certaine tension est atteinte au niveau de la grille : c’est la tension de seuil Vth. On observe sur la Figure 3 les différentes parties citées précédemment constituant le transistor MOS. On obtient ainsi un interrupteur qui permet de contrôler un état O ou 1 en sortie, ce qui explique l’utilisation massive du transistor MOSFET dans la conception des circuits logiques.

 Limitation de la réduction d’échelle

 Nous avons vu que la réduction des dimensions d’un transistor MOS s’accompagne de la réduction de la longueur de grille LG et donc du canal de conduction. Mais cela donne lieu à l’apparition d’effets électrostatiques parasites dits de « canal court » (ou « Short Channel Effect »). Lorsqu’on rapproche le drain de la source (en diminuant LG), on rapproche l’une de l’autre les zones de charge d’espace (ZCE) source/substrat et drain/substrat. Ces ZCE jouent normalement le rôle de barrière pour le courant vers le substrat : les porteurs majoritaires des réservoirs de source et drain voient une barrière de potentiel qui les empêche de diffuser vers le substrat (et inversement). Quand la tension source/drain augmente, la ZCE drain/substrat s’étend et peut, pour des valeurs faibles de longueur de grille, rejoindre la ZCE source/substrat. Dans ces conditions, la barrière de potentiel à la frontière source/substrat diminue, les porteurs majoritaires de la source peuvent diffuser dans le substrat et un courant de fuite entre la source et le drain apparaît alors via le substrat. La conséquence de ce phénomène est l’influence grandissante des jonctions sur le fonctionnement du transistor. Il s’agit d’une perte de contrôle de l’électrode de grille sur le canal de conduction : la tension de seuil Vth chute fortement alors que le courant de fuite Ioff augmente nettement. Ces effets peuvent être néfastes pour le bon fonctionnement d’un circuit CMOS.