Méthode de prototypage virtuel permettant l’évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce
Introduction
L’évolution des techniques de fabrication des systèmes embarqués (SoC), a conduit à des systèmes à forte capacité d’intégration. Parmi ces systèmes on s’intéresse à une catégorie bien précise, celle des systèmes multiprocesseurs (MPSoC) à espace d’adressage partagé. Cette nouvelle génération de circuits, fonctionne avec une fréquence très élevée et peut comporter plusieurs centaines de processeurs sur une même puce permettant ainsi la réalisation de traitements complexes. Cependant, cette évolution de performance, implique une augmentation de la consommation énergétique et donc une diminution de l’autonomie de ces systèmes. Pour remédier à ce problème, l’énergie consommée par un système embarqué constitue un paramètre important qui devrait guider la phase de prototypage virtuel. Ainsi, l’exploration architecturale doit prendre en compte trois dimensions : surface de silicium, performance temporelle et consommation énergétique. Pour pouvoir prendre en compte l’énergie consommée par le système pendant la phase de prototypage virtuel, on a besoin d’un moyen permettant l’estimation de la consommation totale du système pendant l’étape d’exploration architecturale. L’outil EDPE (Early Design Power Estimation), objet de cette thèse, propose une procédure permettant la caractérisation énergétique d’une architecture de type MPSoC (MultiProcessor System on Chip). EDEP s’appuie sur des modèles de consommation par composant pour en déduire l’énergie dissipée par le système global à partir de sa description au niveau CABA (Cycle Accurate Byte Accurate) ou encore TLM (Transaction Level Model). Les modèles proposés par EDPE, ont été intégrés dans la bibliothèque de prototypage virtuel SoClib. Ainsi, pendant la phase d’exploration architecturale, le concepteur dispose en plus des caractéristiques temporelles et spatiales de son circuit, d’une estimation précise de sa consommation énergétique. Le chapitre 2, présente les enjeux de l’élaboration d’une telle méthode et les 2 questions auxquelles notre travail cherche à apporter des réponses en insistant sur le choix du modèle de consommation et la caractérisation des composants de la plate-forme considérée. Le chapitre 3, présente d’abord l’état de l’art des architectures MPSoC, ciblées par notre méthode. Il détaille ensuite le principe de l’estimation de consommation des circuits intégrés, à différents niveaux d’abstraction. Il expose enfin, les différentes approches existantes qui tentent d’apporter une solution à l’estimation précoce de la consommation énergétique des systèmes embarqués (SoC). La plupart des solutions existantes proposant une méthode de caractérisation différente par type de composant, ce qui constitue un frein considérable à la généralisation de ces solutions. Le chapitre 4, décrit d’abord la plate-forme ciblée par la méthode EDEP, puis expose les modèles énergétiques des différents composants de cette plate-forme et leurs intégration dans la bibliothèque de prototypage virtuel SoClib. On retrouve par la suite un descriptif de la méthode de mesure physique de la consommation énergétique du circuit. Enfin, les micro-kernels utilisés pour caractériser la plateforme sont détaillés dans un dernier paragraphe. Le chapitre 5, présente la méthode générique de caractérisation des composants matériels que nous proposons, qui constitue une de nos principale contribution. Cette méthode générale permet de « remonter » dans le prototype virtuel les caractéristiques énergétiques des composants qui sont disponibles dans la description physique. Enfin, le chapitre 6, présente les expérimentations ayant trois principaux objectifs : d’abord, de valider la précision du dispositif de mesure. Ensuite d’évaluer la capacité prédictive des modèles, en comparant l’erreur entre l’énergie totale mesurée par PowerPlay et l’énergie prédite par EDPE, lors du déploiement de différentes applications logicielles sur la même plate-forme. Le dernier objectif de ces expérimentations est de calculer l’accélération de la méthode EDPE comparée à une méthode d’estimation de la consommation basée sur la simulation au niveau portes logiques.
Classification des architectures multiprocesseurs
Il existe deux grandes classes d’architectures multiprocesseurs, suivant que les processeurs partagent ou non l’espace d’adressage entre les différentes tâches qui s’exécutent sur les unités de traitement.
Les architectures à mémoire distribuée
Dans une architecture multiprocesseurs à mémoire distribuée, chaque processeur possède son propre espace d’adressage et dispose donc d’une mémoire privée dans laquelle il est le seul à pouvoir lire et écrire. Les tâches s’exécutant sur deux processeurs distincts, communiquent entre elles par passage de message.
Les architectures à mémoire partagée
Dans les architectures à mémoire partagée, tous les processeurs accèdent au même espace d’adressage. La mémoire est logiquement partagée, cependant elle peut être physiquement distribuée sur la puce : il s’agit des architectures NUMA (Non Uniform Memory Access). Dans ce cas l’architecture est souvent décomposée en sous systèmes, appelés clusters, où chaque cluster contient un petit nombre de processeurs et un contrôleur mémoire permettant d’accéder à une tranche de l’espace adressable. Dans le cadre de cette thèse, nous visons particulièrement les architectures manycore à mémoire partagée clusterisées de type NUMA pour deux principales raisons : – Le caractère régulier de ces architectures facilite la modélisation énergétique. En effet on admet que modéliser une architecture clusterisée revient à modéliser un cluster et le réseau qui relie les différents clusters entre eux. – La plupart des machines multiprocesseurs généralistes (ordinateurs personnels, serveurs de calculs) utilisent un modèle basé sur la mémoire partagée. Pour comprendre comment modéliser la consommation énergétique au sein d’une architecture manycore à mémoire partagée de type NUMA, il faut d’abord comprendre les sources et l’évolution de la consommation dans de telles architectures.
Consommation énergétique dans les systèmes manycore
la consommation énergétique a toujours été un facteur important dans la conception des circuits intégrés aussi bien pour les systèmes fixes que pour les systèmes mobiles. Dans le cas des systèmes mobiles, minimiser l’énergie consommée permet d’augmenter la durée de vie des batteries et donc leur autonomie. Dans le cas des systèmes fixes, la performance du système est plus importante que son autonomie. Cependant, la performance et la consommation sont étroitement liées puisqu’augmenter la vitesse de traitement revient à augmenter la fréquence de fonctionnement et donc la puissance consommée ce qui augmente le coût du système de refroidissement. L’énergie consommée est la somme de deux parties : une partie dynamique et une partie statique. La consommation dynamique est due à l’activité du circuit plus précisément au changement d’états des transistors tandis que la consommation statique est reliée aux courants de fuites. Les courants de fuites circulent entre la grille et le substrat dès que le circuit est alimenté indépendamment du changement d’état du transistor. Les figure 2.3 (respectivement 2.4) montrent l’évolution des parties dynamiques et statiques de la consommation des systèmes fixes (respectivement des systèmes mobiles). On constate donc que la consommation totale ne cesse d’augFigure 2.3 – Évolution de la consommation énérgétique dans les systèmes fixes (ITRS) menter. Il est ainsi nécessaire de trouver les moyens de maitriser cette consommation et de l’évaluer. 2.4 Contrôle de la consommation énergétique Au sein d’une puce, la puissance thermique dissipée par un transistor, lorsqu’il change d’état, se propage vers tous les transistors voisins. De ce fait, la température d’une unité ne dépend pas seulement de la puissance dissipée par cette unité, mais également de celle dissipée par les unités voisines. Quand la température de la puce augmente, ceci favorise la circulation des courants de fuites. On se retrouve ainsi dans un cercle vicieux qui lie la température aux courants de fuites. De plus le phénomène de dissipation thermique ne se produit pas de la même façon au centre et sur les bords de la puce. En effet il est plus facile de dissiper la chaleur des unités qui se trouvent en périphérie. Au regard de toutes ces complications liées à la consommation des circuits intégrés, comment les architectures manycore peuventelles nous offrir à la fois de meilleures performances et une basse consommation ? L’avantage des architectures manycore est qu’elles présentent généralement une régularité dans leur structure (exemple : découpage en clusters identiques). Elles offrent la possibilité de gérer le voltage et la fréquence de fonctionnement de chaque processeur ou de chaque cluster indépendamment des autres. Ainsi, il est possible d’éteindre les processeurs qui ne sont pas utilisés ou baisser leur fréquence de fonctionnement. Une telle technique s’appelle DVFS (Dynamic Voltage Frequency Scaling). Elle permet de diminuer la consommation des circuits intégrés pendant leur exécution. Une autre façon de diminuer la consommation consiste à inhiber le signal d’horloge de certains composants lorsqu’ils ne sont pas utilisés : il s’agit du «clock gating». Les deux méthodes DVFS et «clock gating» agissent sur la consommation du circuit pendant son fonctionnement «on line».
Évaluation précoce de la consommation énergétique
L’estimation de la consommation d’un système embarqué peut être réalisée à plusieurs niveaux d’abstraction. La précision de cette estimation est meilleure quand elle est réalisée sur une description du circuit proche de la réalisation physique telle que le niveau porte logique et le niveau RTL. Au niveau porte logique, la puissance dynamique est dissipée suite à un changement de valeur d’un signal c’est à dire d’un fil physique entre deux portes. Il suffit donc de détecter tous les événements de ce type pour évaluer la valeur totale de l’énergie consommée. L’estimation obtenue est très précise puisque l’on utilise une description du circuit fidèle à l’implémentation finale. Cette proximité du système final constitue à la fois un avantage et un inconvénient puisque elle permet d’avoir une bonne précision en contre partie d’un temps de simulation très long. Pour gagner en vitesse d’estimation, on peut utiliser une description plus gros grain du système tel que la description RTL (Resgister Transfer Level). Au niveau RTL le système est composé de registres. Pour modéliser la consommation à ce niveau il suffit de considérer le changement de l’état d’un registre comme source de dissipation d’énergie. Ce second type d’évènement étant plus abstrait, on perd cependant de précision. De plus, au niveau RTL, les temps de simulation et les efforts de codage restent importants. Avec l’arrivée des MPSoC, la nécessité d’une étude à des niveaux d’abstraction plus hauts de la puissance dissipée est devenue une évidence. La figure 2.5 montre que le plus tôt on intervient dans le cycle de fabrication des circuits intégrés pour minimiser la consommation, meilleurs sont les résultats. En effet, selon L’ITRS (International Technology Roadmap for Semiconductors), intervenir au niveau comportemental permet de réduire la consommation totale du système final de 40% contre 20% au niveau physique. L’étude de la consommation électrique au niveau comportemental relève du prototypage virtuel. Il existe plusieurs niveaux d’abstraction pour le prototypage virtuel suivant la précision avec laquelle on décrit les différents types de contention dans le matériel qui affectent les temps d’exécution : MISS sur les mémoires caches, bande passante limitée des bus, etc. A ce niveau les évènements significatifs du point de vue énergétique sont encore plus abstraits. Il s’agit par exemple de l’exécution d’une instruction par un processeur ou d’un MISS sur le cache processeur. Les descriptions comportementales les plus précises dites « Cycle-Accurate » modélisent précisément les caches et différents bus du système. Il est possible de simplifier encore plus la description comportementale du système considéré en se passant de la dimension temporelle. Il s’agit du niveau comportemental qui ne décrit pas les contentions.
1 Introduction |
