Cours maintenance mémoires mortes et logique programmable

Extrait du cours mémoires mortes et logique programmable VI.1 Mémoires mortes Nous avons consacré le chapitre précédent à l'étude des mémoires vives, avec accès en lecture et écriture mais volatiles. Cependant pour certaines applications, il est nécessaire de pouvoir conserver...

Les filtres actifs passe-bas dans le domaine de production d’un signal 

Les mémoires RAM dynamiques Pour réaliser une RAM statique avec un flip flop il faut intégrer quatre transistors MOS (dont deux servent de charge). La recherche d’une diminution de ce nombre a abouti à la cellule à un seul MOS....

 Les plateformes de la radio reconfigurable

 Les plateformes de la radio reconfigurable Nous étudions dans ce paragraphe les circuits utilisés en bande de base pour le SDR: les circuits spécialisés de type Application-Specific Integrated Circuit (ASIC) et dérivés, les processeurs de type General Purpose Preprocessor (GPP),...

Architecture des ordinateurs 

Architecture des ordinateurs La carte d’Altera UP2 contient deux circuits programmables soit un CPLD et un FPGA. Un CPLD conserve sa programmation quand on enlève l’alimentation, par contre il y a une limite sur le nombre de fois que l’on...

L’AUTOMATE PROGRAMMABLE

L’AUTOMATE PROGRAMMABLE Les premiers automatismes réalisés, l’étaient à l’aide de circuits à portes logiques ( ET, OU, NAND, … ). Ces circuits étaient fragiles et non modulables, donc non adaptés à de petites modifications car il fallait tous revoir d’où...

Architecture des systèmes hétérogènes embarqués et mobiles 

Modélisation Incrémentale des Processeurs Embarqués pour l’Estimation des Caractéristiques et le Diagnostic Architecture des systèmes hétérogènes embarqués et mobiles  Les systèmes informatique à GPU comprennent deux types de microprocesseurs, un processeur central de calcul et un processeur graphique. Ce type...

Conception d’un oscillateur robuste contrôlé numériquement pour l’horlogerie des SoCs

Conception d’un oscillateur robuste contrôlé numériquement pour l’horlogerie des SoCs  Génération distribuée de l’horloge  La nécessité de minimiser à la fois le skew et le jitter a conduit à l’émergence d’une approche de distribution fondamentalement différente. Plutôt que de générer...

Les SoCs complexes hétérogènes et leur sécurité

Les SoCs complexes hétérogènes et leur sécurité Les SoCs complexes hétérogènes Un SoC complexe hétérogène est un ensemble de composants matériels et logiciels conçus et intégrés dans une seule puce électronique pour réaliser un ensemble de fonctionnalités. Typiquement, les SoCs...

Conversion Analogique / Numérique versatile dans un environnement avionique contraint

Depuis une trentaine d’année, le monde des transports évolue toujours plus rapidement. Grâce à des réseaux routiers, ferroviaires et aériens toujours plus denses, les distances se réduisent considérablement. Le temps où nous pourrons aller d’un bout à l’autre de la...

La méthodologie de conception HILECOP

A ce jour, les DMIA sont principalement basés sur une approche logicielle au sens d’un programme informatique exécuté par un microprocesseur, qui pilote un étage électronique (souvent analogique) dédié à stimuler ou à mesurer une activité, sur un nerf, un...